Unit Delay
Discrete将输入信号精确延迟一个采样周期(z⁻¹ 算子)。这是离散时间系统、数字滤波器和状态机的基本构建单元。
数学模型
输入与输出
| Direction | ID | Label | 类型 | Status |
|---|---|---|---|---|
| → In | in |
Input | number | Required |
| → In | reset |
Reset | number | Required |
| ← Out | out |
Output | number | Output |
参数
| 参数 | Label | 类型 | 默认值 | 描述 |
|---|---|---|---|---|
initialCondition |
Initial Condition | number | 0 |
使用示例
- 请参阅手册中的内置示例以了解此方块的演示。
说明与最佳实践
- 与按时间持续长度(秒)延迟的 Delay 方块不同。
- 无论采样时间大小如何,UnitDelay 总是精确延迟 1 个采样周期。
- 构建 IIR/FIR 数字滤波器和离散状态反馈不可或缺的核心模块。
相关模块
- Delay: 基于时间的延迟(可配置秒数)
- DiscreteTransferFunction: 内部使用 UnitDelay
- Integrator: 连续时间积分器